Son tiempos difíciles para los ingenieros de chips informáticos. La tecnología con la que contaba la industria para grabar los diminutos detalles de las próximas generaciones de chips aún no está lista.

Conocida como litografía ultravioleta extrema (EUV, por sus siglas en inglés), esta tecnología lleva años de retraso. Aunque el método funciona, faltan fuentes de luz UV lo suficientemente potentes para grabar los chips con la rapidez necesaria para la producción a gran escala. En el año 2012, Intel invirtió 4.000 millones de dólares (unos 2.940 millones de euros) en la empresa holandesa ASML, proveedora de equipos de fabricación, para dar un empujón a la investigación y el trabajo necesarios para perfeccionar la técnica (ver "La carrera por cumplir con la ley de Moore"). Desde entonces, grandes fabricantes de chips como Samsung y TSMC han añadido 375 millones de dólares (unos 275 millones de euros) al esfuerzo investigador de ASML , pero aún no está claro cuándo podría estar lista la EUV.

Ahora, una alternativa radical a la litografía convencional tiene cada vez más posibilidades de convertirse en un método viable. Conocida como autoensamblado dirigido, implica usar soluciones de compuestos conocidos como copolímeros en bloque que se colocan solos para formar estructuras regulares. Los copolímeros en bloque están compuestos de distintas unidades (los bloques) que prefieren estar separadas, como el agua y el aceite. Por sí mismos, estos compuestos suelen producir patrones en espiral parecidos a las huellas dactilares. Pero si los guía un "patrón previo" de guías químicas creadas mediante litografía convencional, los copolímeros en bloque producen líneas y otros patrones regulares. Y una cuestión clave es que los patrones finales pueden tener detalles mucho más pequeños que los del patrón previo. Un patrón final creado de esta forma se puede usar como plantilla para los procesos químicos que graban los detalles en una oblea de silicio, el mismo paso final de la litografía convencional.

La vicepresidenta de Desarrollo de Procesos Tecnológicos de IMEC (Bélgica), An Steegen, cuyo centro de investigación se centra en la microelectrónica, explicó en la conferencia de la industria de los semiconductores, la Semicon West celebrada en San Francisco (EEUU) la semana pasada, que el autoensamblado parece preparado para ampliar la vida útil de la litografía existente, como alternativa a dar el paso a la EUV. Steegen explicó que ahora IMEC es capaz de grabar patrones de estructuras similares a los transistores con un diseño parecido al de los últimos chips de Intel y con detalles de hasta 14 nanómetros. "Todos estamos desesperados por que la EUV esté lista por fin, pero existen alternativas", afirmó.

IMEC instaló la primera cadena de fabricación capaz de usar el autoensamblado en su fábrica piloto en 2012. El trabajo allí se ha centrado en reducir los errores en las estructuras autoensambladas mediante mejoras en los materiales y mejores diseños de patrones previos. Steegen calcula que la tecnología podría estar lista para la producción a gran escala en 2017 y que esa generación de transistores debería tener detalles de hasta siete nanómetros. Los transistores comerciales más pequeños que se producen en la actualidad tienen características de hasta 14 nanómetros.

La Universidad del Estado de Nueva York (EEUU) también cuenta con una cadena de producción piloto que usa el autoensamblado en su Centro de Ingeniería a Nanoescala. El profesor adjunto de Nanoingeniería de la universidad, Christopher Borst, informó en Semicon de que ya podían crear series de líneas repetidas y estructuras en forma de aleta de un tamaño de 18 nanómetros. "Hemos desarrollado unas estructuras muy impresionantes que podrían acabar llegando a los procesos de fabricación de dispositivos", afirmó Borst. "Hemos demostrado la capacidad básica para los materiales y para la fabricación".

Sin embargo, el autoensamblado aún no es completamente compatible con la producción a gran escala. Entre los problemas a resolver se incluyen encontrar formas de garantizar la pureza de los materiales de autoensamblado para minimizar los defectos, explica Steegen. La industria también tendrá que desarrollar herramientas para ayudar a los diseñadores de chips a crear los patrones guía necesarios para hacer que una mezcla de autoensamblado cree el diseño final deseado.